

Опис дисципліни FPGA

Викладач: к.т.н., доц. Крайник Я.М.

Структура курсу: 15 год. лекцій,
15 год. практичних і 30 год.
лабораторних занять

Курс орієнтований на вивчення основних засобів роботи з програмованими логічними інтегральними схемами ПЛІС/FPGA і має на меті надати необхідні знання для роботи такими мікросхемами. У ході курсу вивчається мова VHDL, а також передбачений запуск Linux на відлагоджувальних платах.

Апаратна база для проведення курсу: відлагоджувальні плати Altera DE0 та DE10 з мікросхемою SoC, що містить як частину FPGA, так і ARM-мікропроцесор.

Передбачені **практичні заняття** по:

- Основам мови VHDL та поведінкового стилю опису;
- Засобам моделювання роботи розроблених схем;
- Запуску прошивки ПЛІС на апаратній платформі;
- Підключенню зовнішніх пристроїв до відлагоджувальної плати;
- Засобам тестування, написання тестів для апаратних платформ;
- Процедура побудови ядра Linux для запуску на апаратній платформі;
- Запуску Linux на апаратній платформі SoC;
- Можливості взаємодії між ПЛІС та вбудованим мікропроцесором на SoC.



Програмне забезпечення для проведення курсу: безкоштовна версія середовища розробки Quartus Prime від Intel/Altera та супутній набір програмних засобів; середовище моделювання ModelSim; on-line середовище EDAPlayground; операційна система Linux та інструменти для збірки ядра вбудованої системи.

